Hardware-Projekt HW02

- - - - - - - -
Evolutionäre und heuristische Verfahren zum Design elektronischer HW	Im Rahmen dieses Projektes sollen die evolutionären und heuristischen Verfahren, die im Rahmen der Software-Projekte SW01, SW02 und SW07 auf digitaler, nicht-konfigurierbarer Hardware entwickelt wurde, auf die Domäne der rekonfigurierbaren Hardware angewendet werden. Insbesondere sollen aktives Lernen und progressive Evaluationsumgebungen dazu verwendet werden, die Anzahl der zu evaluierenden Individuen, und den Aufwand für einzelne Evaluationen zu minimieren.
Digitale HW	Bei der Erzeugung digitaler Hardware werden Repräsentationen digitaler Schaltkreise durch die entsprechenden Verfahren auf konventioneller Hardware erzeugt und verwaltet, wobei sie in konfigurierbarer Hardware wie FPGAs evaluiert werden, sodass ein System digitaler evolutionärer Hardware (dEHW) entsteht.
Modulbildung in GP/HP-Systemen	Ein Schwerpunkt dieses Projektes soll im Zusammenhang mit der Modulbildung oder den Automatic defined Functions (ADF) im Rahmen des GP stehen. GP-Programme werden dadurch hierarchisch, indem Module ineinander geschachtelt sein können, d.h. Module bestehen aus einer Struktur von Basis-Sprachelementen und möglicherweise anderen Modulen. Module können automatisch erzeugt werden, wenn entsprechend einem Kriterium eine erhöhte Wahrscheinlichkeit besteht, dass es sich dabei um ein Konstrukt handelt, das einem Individuum eine Fitnesssteigerung bringt. Die Module können in einer Modulbibliothek generationsübergreifend gespeichert werden, um für andere Individuen wiederverwendbar zu werden. In Software-GP-Systemen ist mit der Bildung von Modulen noch keine Effizienzsteigerung verbunden, da die Module selbst aus Basiselementen der zugrundeliegenden Sprache bestehen. Handelt es sich dabei nicht um Maschinencode, d.h. wird kein CGP/CHP-System betrachtet, so kann eine Effizienzsteigerung nur dann erfolgen, wenn Module kompiliert werden, wobei dies nur sinnvoll ist, wenn die Module häufig verwendet werden, da der Kompilierungsaufwand mit dem gesparten Aufwand der Anwendung der Module bei der Fitnessevaluierung verrechnet werden muss. Bei CGP/CHP-Systemen und der Verwendung konventioneller, nicht-rekonfigurierbarer Hardware wird durch die Modulbildung kein direkter Effizienzvorteil erzielt.
Umwandlung eines Moduls in einen Maschinenbefehl	Geprüft werden soll in diesem Projekt, ob sich dies bei der Verwendung dynamisch rekonfigurierbarer Hardware, wie dem Dynamic Instruction Set Computer (DISC) von Michael J. Wirthlin ändern könnte, wenn Module selbst zu einer Form von Maschinenbefehl umgewandelt werden könnten. D.h. Module sollen zu einer Repräsentation umgewandelt werden, die eine rekonfigurierbare Hardware direkt ausführen kann, sodass die Ausführungsgeschwindigkeit eines Moduls auf der konfigurierbaren Hardware gleich der Geschwindigkeit eines Maschinenbefehls in dem nicht-rekonfigurierbaren Teil des DISC ist. Individuen bestehen somit aus einer Mischung aus festen Maschinenbefehlen der konventionellen Hardware, sowie aus dynamischen Maschinenbefehlen der rekonfigurierbaren Hardware.
Beziehung zu Fitness-Approximationsmodellen	Eine solche Vorgehensweise besitzt eine Beziehung zu den Fitness-Approximationsmodellen innerhalb von EA (Bachelier (1999d)), wenn angenommen wird, dass die Approximationsmodelle direkt ausführbar sind. Die Evaluation ist eine in der Regel sehr aufwendige und sehr häufig aufgerufene Funktion innerhalb eines EA, sodass es sinnvoll ist, diesen Aufwand durch unterschiedliche Strategien zu minimieren. Die Verwendung von progressiven Evaluationsumgebungen und von Aktivem Lernen gehören zu diesen Strategien, wobei Approximationsmodelle, die im Generationsverlauf verbessert werden, zu den progressiven Evaluationsumgebungen gezählt werden können. Sinnvoll sind Approximationsmodelle dann, wenn der Aufwand ihrer Evaluation wesentlich kleiner ist, als der Aufwand der richtigen Fitnessfunktion. Wird das Approximationsmodell z.B. als gewichtete Summe von einfachen Kernelfunktionen mit individuellen Parametern aufgebaut, so besteht die Möglichkeit, die Kernelfunktionen parallel zu berechnen, wenn eine entsprechende Hardwareunterstützung vorliegen würde. Die Fitnessevaluation könnte somit als Durchgang durch ein drei-schichtiges Feedforward-Netz interpretiert werden, wobei eine Kernelfunktion in einem Neuron des Hidden-Layers implementiert wird. Die Genauigkeit der Approximation kann bei konstanten Gewichten der Neurone durch die Anzahl der Neurone im Hidden-Layer geregelt werden, wobei eine grössere Anzahl zu einer grösseren Genauigkeit führen kann, bis eine verfahrensbedingte Sättigung erreicht wird. Wird ein Approximationsmodell in konfigurierbarer Hardware ausgeführt, so besteht die Möglichkeit der konstanten Ausführungsgeschwindigkeit in Abhängigkeit von der Grösse der Hardware, d.h. die Evaluation geschieht mit der Geschwindigkeit der Ausführung eines Maschinenbefehls, so wie die Ausführung eines Moduls auf dem konfigurierbaren Teil eines DISCs.
Analoge HW	Genauso wie Repräsentationen digitaler Hardware durch die evolutionären und heuristischen Verfahren manipuliert werden können, kann dies auch für die Repräsenation analoger Hardware geschehen, sodass ein System zum evolutionären Design analoger Hardware (aEHW) gebildet wird. Hierbei könnte konfigurierbare, analoge Hardware zum Einsatz kommen (siehe Hardware-Projekte HW03 und HW04), oder es wird ein analoges Simulationssystem wie eine SPICE-Variante verwendet, ähnlich der Vorgehensweise des Designs von analogen Schaltkreisen durch ein GP-System nach John Koza.
- - - - - - - -
Referenzen	Koza, J.R; Bennett, F.H.; Andre, D.; Keane, M.A.: Genetic Programming III. Morgan Kaufmann, 1999. Wirthlin, Michael J.: A Dynamic Instruction Set Computer. In: Athanas, Peter; Pocek, Kenneth L. (editors): Proceedings of the IEEE Workshop on FPGAs for Custom Computer Machines, Los Alamitos, California, April 1995. IEEE Computer Society, IEEE Computer Society Press, S. 99 - 107.