Magnetoelektronik
Es spricht einiges dafür, dass Magnetoelektronik der nächste Schritt in der Speicher- und Prozessortechnologie ist. Zum einen können die funktionalen Strukturen wie Speicherzelle (MRAM; siehe die beiden nachfolgenden Abbildungen (Quelle: VDI-Technologiezentrum)) oder Spin-Transistoren (SpT) mit vorhandenen Lithographietechnologien erzeugt werden, und zum anderen sind diese funktionalen Einheiten kleiner und einfacher strukturiert als Einheiten auf konventioneller Technik, sodass eine grössere Integrationsdichte bei geringeren Herstellungskosten erreicht werden kann. Kleinere Strukturen sind dadurch möglich, dass es sich bei den funktionalen Basiselementen, wie den TMR-Elementen, quasi um eine Vertikal-Technologie handelt (siehe auch Vertikal-Transistor-Technologien in Risch et al. (1999), und funktionale Architekturen, die durch Epitaxial Lateral Overgrowth entstehen (siehe Dr. Gerold W. Neudeck)).
Die einfachen Strukturen bedeuten aber auch weniger Arbeitsschritte und somit weniger Gelegenheiten für strukturelle Fehler, sodass höhere Ausbeuten funktionaler Architekturen möglich werden, was die geringeren Stückkosten ermöglicht.
Bei magnetoelektronischen Speicherelementen (MRAM) werden ferromagnetische und antiferromagnetische Schichten durch eine Tunnelbarriere getrennt, sodass die gleiche oder unterschiedliche Ausrichtung der Magnetisierung in diesen beiden Schichten als 1Bit-Speicher genutzt wird, der unabhängig von einem äusseren, elektrischen Strom erhalten bleibt. Mit Schichten dieser Art lassen sich auch Transistoren erzeugen, die als Spin-Transistoren (SpT) bezeichnet werden, und mit denen alle Gattertypen erzeugt werden können.
Weiterführende Darstellungen finden sich in den beiden Überblicksdarstellungen (magnete1.pdf und xmr.pdf) des VDI-Technologiezentrums.
Magnetoelektronische EHW
Die Untersuchung der Eignung von magnetoelektronischen Elementen für EHW bezieht sich auf zwei Ansätze:
1) Architekturen aus magnetoelektronischen Elementen wie Spin-Transistoren, d.h. es wird beispielsweise ein FPGA auf der Basis von Spin-Transistoren (SpT-FPGA) betrachtet bzw. entworfen, der durch EA konfiguriert wird, wobei digitale wie analoge EHW untersucht werden können. EA operieren in einem Designraum, in dem die räumliche Verknüpfung von bekannten Basiselementen wie Spin-Transistoren, repräsentiert wird. Die relevanten Eigenschaften einer solchen Architektur aus Basiselementen kann durch physikalische Messung im Fall einer physikalischen Implementierung durchgeführt werden, oder durch Software-Simulation. Digitale Eigenschaften können durch Anpassung von vorliegenden Digital-Simulatoren durchgeführt werden, während analoge Eigenschaften durch ein eigenes, spezialisiertes Simulationssystem bestimmt werden müssen, das analog wie SPICE bei konventioneller, analoger Elektronik relevante physikalische Eigenschaften berechnet (Spin-SPICE).
2) Architekturen aus magnetoelektronischen Schichten, die neue Basiselemente ergeben, die wie Spin-Transistoren zu grösseren Architekturen integriert werden. EA operieren hier in einem Designraum, indem sie Konfigurationen aus magnetischen Schichten erzeugen, deren physikalische, d.h. analoge Eigenschaften bestimmt werden müssen. Dies kann durch physikalische Implementierung geschehen, oder durch ein Simulationssystem (Spin-SPICE).
Die physikalische Implementierung von Basiselementen oder Architekturen aus Basiselementen ist ein sehr kostenintensiver Prozess, sodass Simulationen vorzuziehen sind. Modellbildung und Entscheidungen auf der Basis von Simulation und Aktivem Lernen können dazu beitragen, dass die verwendeten Designräume stark eingeschränkt werden, sodass möglichst wenige physikalische Implementierungen durchgeführt werden müssen. Durch neuere Entwicklungen wie die Wafer-Direktbelichtung, die von Heinz Kück, Wolfgang Doleschal und Wolfram Kluge am Fraunhofer Institut für Mikroelektronische Schaltungen und Systeme (IMS) entwickelt wurde, können Prototypen für konventionelle Si-Elektronik wesentlich kostengünstiger hergestellt werden (siehe Linsmeier (1999)). Zu prüfen wäre, ob diese Technologie zum Prototyping von magnetoelektronischer Hardware einsetzbar ist.
Digitale magnetoelektronische EHW
Indem alle logischen Gattertypen durch magnetoelektronische Elemente erzeugbar sind, sind auch FPGAs auf der Basis von Spin-Transistoren (SpT-FPGA) herstellbar. Das Besondere an den SpT-FPGAs ist, dass sie dynamisch im ns-Bereich rekonfigurierbar sind, wohingegen die Rekonfigurationszeit von heutigen FPGAs im ms-Bereich liegt, d.h. es sind Geschwindigkeitssteigerungen bei der Rekonfiguration im Bereich 10^6 zu erwarten.
Digitale, evolutionäre Hardware auf der Basis von SpT-FPGAs nutzt in diesem Zusammenhang den Vorteil der schnellen Rekonfigurierbarkeit, wenn grosse, modulare Strukturen evaluiert werden sollen, indem eine Sequenz von Modulen in Hardware umgesetzt und evaluiert wird, was bei heutigen FPGAs wegen der langsamen Rekonfigurationszeit schlecht umzusetzen ist. Es kann nach dem heutigen Stand erwartet werden, dass auch der eigentliche Evaluationsvorgang durch SpT-Elemente beschleunigt werden kann, da die Schaltzeiten der Spin-Transistor- bzw. MRAM-Technologien eine ns und darunter betragen kann, während Schaltzeiten von heutigem DRAM ca. 40 ns betragen. Es existieren jedoch auch andere Architekturen auf Elektronenbasis, die mit 5 ns geringere Schaltzeiten besitzen, doch deren Aufbau ist wiederum deutlich komplexer als magnetoelektronische Basiselemente.
Analoge magnetoelektronische EHW
Magnetoelektronische 1SyT-Architekturen
Magnetoelektronik durch EA
- - - - - - - -
Referenzen
Diorio, Chris: Neurally Inspired Silicon Learning: From Synapse Transistors to Learning Arrays, . 1997.
Risch, L.; Rösner,W.; Schulz, T.: Transistor verkehrt. In: Spektrum der Wissenschaft, 6/1999, S. 94f.